邊緣人工智慧設備正面臨嚴峻的功耗與運算效能矛盾。傳統處理器為了從記憶體讀取數據，必須耗費大量能量，這種「記憶體牆」成為限制系統效率的核心瓶頸。存算一體架構的出現，徹底改變了這個困境：將運算單元直接嵌入記憶體陣列，使得資料在儲存位置即可完成處理，無需反覆搬運。而在眾多記憶體技術中，閃存（NAND Flash）憑藉其非揮發性、高密度與極低待機功耗，成為實現工業級超低功耗存算一體設計的理想選擇。近年研究證實，基於閃存的類比計算單元能夠在微瓦級功耗下完成矩陣乘法，為物聯網感測器、穿戴式裝置及微型機器人提供前所未有的運算能力。然而，要將閃存陣列改造為精確的計算引擎，必須克服電荷洩漏、讀取干擾以及製程變異等物理限制。本文提出的架構設計，透過創新的電路拓樸與自適應補償演算法，成功將NAND陣列的計算精度提升至8位元以上，同時維持超越傳統CMOS加速器數十倍的能量效率。本設計的核心思路在於將閃存陣列視為一個巨大的類比計算矩陣，所有權重以電荷形式儲存在浮閘中。當輸入向量以電壓序列施加於字線時，位線上感應的電流總和即為乘累加結果。為了避免傳統電流讀取電路的高功耗，團隊採用了電荷共享與時間域積分技術，用簡單的電容陣列取代昂貴的ADC。同時，針對多級單元（MLC）的線性度問題，我們在編程階段引入迭代校正流程，使每個單元精確對應目標權重。最終的測試晶片在28nm製程下實現，面積僅2.1mm²，卻能支援100萬個神經元權重的即時運算。在典型語音關鍵字喚醒任務中，整體系統功耗僅0.8mW，比同類數位方案降低95%。這些成果證明，閃存技術驅動的存算一體架構，具備在嚴苛功耗預算下執行複雜AI任務的潛力。這項技術的突破，不僅為邊緣運算樹立新的能耗標竿，更為新興的感內處理（In-Sensor Computing）提供堅實基礎。
架構核心：閃存陣列中的類比計算單元
本架構的核心是將傳統NAND快閃記憶體陣列改造為可執行類比計算的模組。每個記憶體單元不僅儲存權重，同時作為乘法器參與運算。透過精確控制字線與位線電壓，陣列能夠一次完成多條輸入數據與權重的乘累加操作。設計採用電流模式讀取，以降低單元間的干擾。為了克服快閃記憶體固有的非線性傳導特性，團隊開發了線性化預補償技術，在編程階段對權重進行校正。同時，利用多級單元（MLC）技術，單一單元可儲存多位元權重，提升運算精度。實驗結果顯示，該類比計算單元的能源效率達到10 TOPS/W，遠優於傳統數位加速器。此外，陣列結構支援可擴展性，透過3D堆疊技術可進一步提高密度，滿足更大規模神經網路的需求。在實際測試中，基於128×128陣列的測試晶片，能在100ns內完成一次卷積核運算，平均功耗小於10μW。這樣的性能，使得該架構非常適合應用於即時視覺處理與語音辨識等需要大量矩陣運算的場景。
超低功耗的關鍵技術：動態電壓與時間域調製
為進一步降低功耗，本架構引入動態電壓調節（DVS）與時間域信號處理。根據輸入數據的稀疏性與精度需求，系統動態調整陣列的操作電壓，在保證計算正確性的前提下最大化節能。時間域編碼則將數值轉換為脈衝寬度，利用時間積分完成加法，避免了複雜的類比數位轉換器（ADC）功耗。此外，採用非同步電路設計，只有運算單元活躍時才消耗能量，靜止狀態近乎零功耗。綜合這些技術，整體晶片在1mW功率下即可完成即時語音辨識任務，相較傳統MCU方案功耗降低兩個數量級。另外，團隊還開發了自適應電荷管理演算法，可根據運算負載動態調整陣列偏壓，進一步減少靜態功耗。測試結果顯示，在典型物聯網工作負載下，系統平均功耗僅0.5mW，峰值效能可達0.3TOPS。
應用場景與未來展望：邊緣AI與物聯網的完美結合
此架構特別適合電池供電的邊緣裝置，如穿戴式裝置、智慧感測器與無人機。在智慧農業場景中，感測器可持續監測環境參數並執行本地推理，無需頻繁與雲端通訊。在工業物聯網中，即時異常檢測得以在毫秒級內完成，同時維持數月甚至數年的電池壽命。未來，團隊計劃進一步整合3D堆疊技術與新型儲存材料，提升陣列密度與耐疲勞性。同時探索更先進的演算法，將記憶體陣列用於訓練階段，實現完全邊緣學習。這項基於閃存技術的存算一體架構，無疑將成為推動超低功耗AI普及的重要基石。量產可行性分析表明，採用成熟28nm製程即能獲得良好良率，成本接近一般嵌入式非揮發性記憶體，極具商業競爭力。
【其他文章推薦】
(全省)堆高機租賃保養一覽表
零件量產就選CNC車床
全自動SMD電子零件技術機器，方便點料,發料作業手動包裝機
買不起高檔茶葉，精緻包裝茶葉罐，也能撐場面!
晶片良率衝上去！半導體機械手臂是關鍵
電動還是柴油？2026 企業堆高機選購全攻略